电子技术基础试题整理

时间:2024-01-09 10:31:24 秀雯 试题 我要投稿
  • 相关推荐

电子技术基础试题整理

  在学习和工作的日常里,我们很多时候都不得不用到试题,试题可以帮助参考者清楚地认识自己的知识掌握程度。一份好的试题都是什么样子的呢?下面是小编整理的电子技术基础试题整理,仅供参考,欢迎大家阅读。

电子技术基础试题整理

  电子技术基础试题整理 1

  1、半导体的导电能力随温度变化而变化;

  2、P型半导体又称为空穴半型半导体;

  3、PN结的P区接电源正极、N区接电源负极的'接法叫做正偏;

  4、PN结的P区接电源正极、N区接电源负极的接法叫做反偏;

  5、PN结正向偏值时处于导通状态;

  6、PN结反向偏值时处于截止状态;

  7、硅二极管的正向电压为0.7V,锗管为0.3V;

  8、对于质量良好的二极管,其正向电阻一般为几百欧姆;

  9、稳压二极管广泛应用于稳压电源与限幅电路中;

  10、变容二极管的反向偏压越大,其结电容越大;

  电子技术基础试题整理 2

  1、肖特基二极管不是利用P型与N型半导体接触形成PN结原理制作的,而是利用金属与半导体接触形成的金属—半导体结原理制作的;

  2、PNP与NPN型晶体管的工作原理相同,只是使用时电源连接极性不同;

  3、PNP型与NPN型晶体管都有集电极、基级和发射极三个电极;

  4、PNP型与NPN型晶体管都有集电区、基区和发射区三个区;

  5、晶体管三个电极间的关系为Ie=Ib+Ic;

  6、晶体管的三种工作状态是截止、饱和与放大;

  7、晶体管处于截止状态时集电极与发射极之间相当于开路;

  8、晶体管处于饱和状态时集电结与发射结并不是均为反偏;

  9、一般的,晶体管的`温度升高后工作稳定性将变差;

  10、晶体管的交流电流放大系数的值一般为20—200;

  电子技术基础试题整理 3

  1、晶体管具有电流放大作用的内部条件是基区很薄、集电结面积大;

  2、晶体管放大作用的`实质是用一个小电流控制一个大电流;

  3、晶体管的击穿电压与温度有关,会发生变化;

  4、PNP型与NPN型晶体管都可以看成是反向串联的两个PN结;

  5、带阻尼晶体管是将晶体管、阻尼二极管、与保护电阻封装在一起构成的;

  6、差分对管是将两只性能参数相同的晶体管封装在一起构成的;

  7、达林顿管的放大系数很高,主要用于高增益放大电路等;

  8、场效应晶体管可分为结型和绝缘栅型两大类;

  9、结型场效应不仅仅依靠沟道中的自由电子导电;

  10、场效应晶体管的输出特性曲线可分为四个区域;

  电子技术基础试题整理 4

  硬件工程师的主要职责是什么?

  数字电路和模拟电路的区别。在硬件设计是应该注意什么?

  总线是什么概念? 什么原理? 常用的总线有哪些?

  各种存储器的详细性能介绍、设计要点及选型.

  描述反馈电路的概念,列举他们的应用。

  反馈,就是在电子系统中,把输出回路中的电量输入到输入回路中去。

  反馈的类型有:电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。

  负反馈的优点:降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用。

  电压负反馈的特点:电路的输出电压趋向于维持恒定。

  电流负反馈的特点:电路的输出电流趋向于维持恒定。

  有源滤波器和无源滤波器的区别

  无源滤波器:这种电路主要有无源元件R、L和C组成

  有源滤波器:集成运放和R、C组成,具有不用电感、体积小、重量轻等优点。

  集成运放的开环电压增益和输入阻抗均很高,输出电阻小,构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限,所以目前的有源滤波电路的工作频率难以做得很高。

  同步电路和异步电路的区别是什么?

  同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

  异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,这有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。

  什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?

  将两个门电路的输出端并联以实现与逻辑的功能成为线与。

  在硬件上,要用OC门来实现,同时在输出端口加一个上拉电阻。

  由于不用OC门可能使灌电流过大,而烧坏逻辑门。

  上拉电阻阻值的选择原则包括:

  1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。

  2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。

  3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑

  以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

  //OC门电路必须加上拉电阻,以提高输出的搞电平值。

  OC门电路要输出“1”时才需要加上拉电阻 不加根本就没有高电平

  在有时我们用OC门作驱动(例如 控制一个 LED)灌电流工作时就可以不加上拉电阻

  OC门可以实现“线与”运算

  OC门就是 集电极 开路 输出

  总之加上拉电阻能够提高驱动能力。

  如何解决亚稳态。(飞利浦-大唐笔试)?

  亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

  解决方法:

  1 降低系统时钟频率

  2 用反应更快的FF

  3 引入同步机制,防止亚稳态传播

  4 改善时钟质量,用边沿变化快速的.时钟信号

  关键是器件使用比较好的工艺和时钟周期的裕量要大。亚稳态寄存用d只是一个办法,有时候通过not,buf等都能达到信号过滤的效果

  3. Nor Flash 和 Nand Flash的区别是什么?

  4. SDRAM/SRAM/SSRAM区别是什么? SDRAM、DDR ;SDRAM(125/133MHz)的PCB设计经验与精华;

  SRAM:静态RAM

  DRAM:动态RAM

  SSRAM:Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同,异步SRAM的访问独立于时钟,数据输入和输出都由地址的变化控制。

  SDRAM:Synchronous DRAM同步动态随机存储器

  如何在总体设计阶段避免出现致命性错误?

  晶振与时钟系统原理设计经验与精华;

  高速CPU和低速CPU的设计有什么其别?

  PCB设计中生产、加工工艺的相关要求

  高速PCB设计中的传输线问题

  PCB步线的拓扑结构极其重要性

【电子技术基础试题整理】相关文章:

数学电子技术基础试题11-03

电子技术基础考试题08-19

电子技术基础考试试题08-19

数字电子技术基础试题及答案08-19

2017年电子技术基础考试题08-19

数字电子技术基础期末考试题08-19

汉语基础试题09-24

钳工基础试题及答案09-24

秘书基础试题及答案05-06

电气基础试题及答案07-10